2. 面向用戶的自研處理器軟件棧開發(fā)，主要由各類點(diǎn)工具組成，包括靜態(tài)代碼檢查，性能剖析工具，智能代碼轉(zhuǎn)換工具等；

3. 集成、開發(fā)自研處理器的應(yīng)用案例，包括外設(shè)使用案例、內(nèi)核計(jì)算案例，并配套研發(fā)基礎(chǔ)軟件庫(kù)；

4. 實(shí)現(xiàn)本部門或其他部門提出的效率軟件開發(fā)需求。

2. 熟悉程序設(shè)計(jì)思想；熟悉C/C++/Java編程語(yǔ)言；熟悉至少一門腳本語(yǔ)言；

3. 掌握基礎(chǔ)算法、數(shù)據(jù)結(jié)構(gòu)設(shè)計(jì)；有較好的編程習(xí)慣；有較強(qiáng)的邏輯思維能力；

4. 有較好的文檔梳理習(xí)慣，較強(qiáng)的團(tuán)隊(duì)協(xié)作意識(shí)，能服從工作安排，有較強(qiáng)的責(zé)任心。

2. 面向用戶的自研處理器軟件棧開發(fā)，主要由各類點(diǎn)工具組成，包括靜態(tài)代碼檢查，性能剖析工具，智能代碼轉(zhuǎn)換工具等；

3. 集成、開發(fā)自研處理器的應(yīng)用案例，包括外設(shè)使用案例、內(nèi)核計(jì)算案例，并配套研發(fā)基礎(chǔ)軟件庫(kù)；

4. 實(shí)現(xiàn)本部門或其他部門提出的效率軟件開發(fā)需求。

2. 熟悉程序設(shè)計(jì)思想；熟悉C/C++/Java編程語(yǔ)言；熟悉至少一門腳本語(yǔ)言；

3. 掌握基礎(chǔ)算法、數(shù)據(jù)結(jié)構(gòu)設(shè)計(jì)；有較好的編程習(xí)慣；有較強(qiáng)的邏輯思維能力；

4. 有較好的文檔梳理習(xí)慣，較強(qiáng)的團(tuán)隊(duì)協(xié)作意識(shí)，能服從工作安排，有較強(qiáng)的責(zé)任心。

1. 完成支撐處理器架構(gòu)所需的微結(jié)構(gòu)電路設(shè)計(jì)，包含設(shè)計(jì)文檔編寫，微結(jié)構(gòu)電路設(shè)計(jì)；    

2. 根據(jù)系統(tǒng)、模塊的功能點(diǎn)，設(shè)計(jì)、編寫測(cè)試大綱，制定驗(yàn)收標(biāo)準(zhǔn)，搭建自動(dòng)化的驗(yàn)證平臺(tái)，支撐驗(yàn)證工作的開展；    

3. 部門內(nèi)部交叉開展實(shí)際驗(yàn)證工作，包括定向模塊級(jí)驗(yàn)證、隨機(jī)模塊級(jí)驗(yàn)證、定向（子）系統(tǒng)級(jí)驗(yàn)證、隨機(jī)（子）系統(tǒng)級(jí)驗(yàn)證，后仿時(shí)序驗(yàn)證，benchmark性能驗(yàn)證，保障驗(yàn)證收斂達(dá)到最后流片的標(biāo)準(zhǔn)；    

4. 根據(jù)處理器架構(gòu)給出的系統(tǒng)設(shè)計(jì)規(guī)范，結(jié)合微結(jié)構(gòu)功能劃分，實(shí)現(xiàn)形式功能完備的全系統(tǒng)參考模型，并能夠順利在驗(yàn)證平臺(tái)中集成。  

2. 熟悉電路分析基本知識(shí)；熟悉常用電路結(jié)構(gòu)；熟悉常用數(shù)字前端EDA工具的使用；    

3. 熟悉至少一門腳本語(yǔ)言；熟悉c/c++編程語(yǔ)言；熟悉verilog/systemverilog語(yǔ)言；    

4. 有較好的文檔梳理習(xí)慣，較強(qiáng)的團(tuán)隊(duì)協(xié)作意識(shí)，能服從工作安排，有較強(qiáng)的責(zé)任心。

1. 完成支撐處理器架構(gòu)所需的微結(jié)構(gòu)電路設(shè)計(jì)，包含設(shè)計(jì)文檔編寫，微結(jié)構(gòu)電路設(shè)計(jì)；    

2. 根據(jù)系統(tǒng)、模塊的功能點(diǎn)，設(shè)計(jì)、編寫測(cè)試大綱，制定驗(yàn)收標(biāo)準(zhǔn)，搭建自動(dòng)化的驗(yàn)證平臺(tái)，支撐驗(yàn)證工作的開展；    

3. 部門內(nèi)部交叉開展實(shí)際驗(yàn)證工作，包括定向模塊級(jí)驗(yàn)證、隨機(jī)模塊級(jí)驗(yàn)證、定向（子）系統(tǒng)級(jí)驗(yàn)證、隨機(jī)（子）系統(tǒng)級(jí)驗(yàn)證，后仿時(shí)序驗(yàn)證，benchmark性能驗(yàn)證，保障驗(yàn)證收斂達(dá)到最后流片的標(biāo)準(zhǔn)；    

4. 根據(jù)處理器架構(gòu)給出的系統(tǒng)設(shè)計(jì)規(guī)范，結(jié)合微結(jié)構(gòu)功能劃分，實(shí)現(xiàn)形式功能完備的全系統(tǒng)參考模型，并能夠順利在驗(yàn)證平臺(tái)中集成。 

2. 熟悉電路分析基本知識(shí)；熟悉常用電路結(jié)構(gòu)；熟悉常用數(shù)字前端EDA工具的使用；    

3. 熟悉至少一門腳本語(yǔ)言；熟悉c/c++編程語(yǔ)言；熟悉verilog/systemverilog語(yǔ)言；    

4. 有較好的文檔梳理習(xí)慣，較強(qiáng)的團(tuán)隊(duì)協(xié)作意識(shí)，能服從工作安排，有較強(qiáng)的責(zé)任心。

1. 負(fù)責(zé)根據(jù)設(shè)計(jì)文檔編寫驗(yàn)證大綱；

2. 負(fù)責(zé)驗(yàn)證環(huán)境搭建，能進(jìn)行定向驗(yàn)證、隨機(jī)驗(yàn)證和系統(tǒng)級(jí)驗(yàn)證；

3. 參與RTL級(jí)驗(yàn)證、網(wǎng)表級(jí)驗(yàn)證和后仿驗(yàn)證等相關(guān)工作；

4. 負(fù)責(zé)驗(yàn)證報(bào)告的編寫。

1. 計(jì)算機(jī)、電子工程或微電子等專業(yè)碩士及以上學(xué)歷；

2. 熟悉IP/SoC級(jí)驗(yàn)證計(jì)劃的撰寫；

3. 熟悉Verilog/System Verilog/C++；

4. 具有大規(guī)模數(shù)字電路驗(yàn)證經(jīng)驗(yàn)者優(yōu)先；

5. 具備良好的文檔寫作和團(tuán)隊(duì)協(xié)作能力。

負(fù)責(zé)封測(cè)后數(shù)字信號(hào)處理器的板級(jí)測(cè)試工作，具體包括并不局限于：

1. 獨(dú)立完成數(shù)字信號(hào)處理器功能測(cè)試板卡、老煉板卡以及生產(chǎn)板卡的設(shè)計(jì)、調(diào)試； 

2. 獨(dú)立完成數(shù)字信號(hào)處理器板級(jí)模塊程序的開發(fā)、調(diào)試以及測(cè)試； 

3. 數(shù)字信號(hào)處理器產(chǎn)品的技術(shù)服務(wù)。

2. 會(huì)使用AltiumDesigner 或 Candence 相關(guān)的PCB 設(shè)計(jì)軟件，能夠繪制原理圖以及相關(guān)封裝庫(kù)文件； 

3. 會(huì)使用示波器、函數(shù)信號(hào)發(fā)生器以及萬(wàn)用表等設(shè)備來(lái)定位故障問題； 

4. 認(rèn)真負(fù)責(zé)，態(tài)度端正，對(duì)自己負(fù)責(zé)測(cè)試內(nèi)容要及時(shí)整理文檔，發(fā)現(xiàn)問題及時(shí)上報(bào)； 

5. 吃苦耐勞，與客戶充分溝通，協(xié)助市場(chǎng)完成技術(shù)支持工作；  

6. 要有較強(qiáng)的學(xué)習(xí)主動(dòng)性、學(xué)習(xí)能力以及溝通表達(dá)能力，會(huì)查閱手冊(cè)，了解芯片參數(shù)以及注意事項(xiàng)。